

# ДИРЕКТЕН ЦИФРОВ СИНТЕЗ НА ХАРМОНИЧЕН СИГНАЛ НА ОСНОВАТА НА ПРОЦЕСОР ЗА ЦИФРОВА ОБРАБОТКА НА СИГНАЛИ

Доц. д-р Борко Ганев Боянов

Гл. ас. Емил Тодоров Тодоров

Технически Университет - Варна, България

There are many methods of digital sine wave generation. The most common technique is to retrieve sine wave samples from ROM table. Another method is based on second order difference equation whose coefficients depend on the generated frequency. The method of direct digital synthesis is also widely used to generate high spectral purity sine wave with high frequency resolution.

In this paper a software implementation of the method of direct digital synthesis, based on Analog Devices' EZ-Kit Lite is presented. The real time signal generation limitations and decimal frequency resolution determined by the DDS method and processor parameters are considered.

The results can be used in development of systems for sine wave generation or digital signal processing which include as a necessary part direct digital synthesis. If the output DAC is performed by AD1847, incorporated in EZ-Kit Lite, the highest output frequency is restricted by its maximum sampling frequency  $f_s = 48 \text{ kHz}$ . For higher frequency, an alternative DAC connected directly to the expansion bus is preferred. In this case the maximum sampling frequency can be increased to  $f_s = 692 \text{ kHz}$ .

## I. ВЪВЕДЕНИЕ


Генерирането на синусоидален сигнал с висока спектрална чистота и стабилност на честотата се изисква в голям брой електронни системи. Най-често използваният начин се основава на извличането на дискретите на генериралия сигнал, записани предварително в ROM таблица [1]. Друг метод е свързан с използването на разликово уравнение от втори ред, чиито кофициенти определят работната честота [2]. Един от съвременните методи, които осигуряват много добри характеристики е методът на директен цифров синтез (ДЦС) [3]. Преимуществата на метода на ДЦС са висока стабилност на честотата и ниски фазови шумове, което определя чист спектър. Поради своите преимущества този метод е заложен в работата на редица съвременни синтезатори, реализиращи хардуерно операциите по синтеза [4]. Една от тенденциите в развитието на техниката за ДЦС е повишаването на работната честота, което определя и развитието на хардуерните методи за синтез. Друга тенденция е намаляване на размера на таблицата с дискрети на вълната, което също е свързано с хардуерната реализация [5].

В настоящата работа се разглежда ДЦС на хармоничен сигнал на основата на процесор за цифрова обработка на сигнали. Докато при хардуерната реализация дискретите на вълната са квантовани обикновено с 10-битови числа, при из-

ползуването на специализирани модули за цифрова обработка на сигнали (ЦОС), съдържащи висококачествени 16-битови аналогови интерфейси схеми, може да се получи много по-чист спектър. Освен това повечето съвременни процесори за ЦОС имат капацитета на паметта напълно достатъчен за ДЦС. Друга особеност на хардуерната реализация, свързана отново с стремежа към висока изходна честота, е използването на опростена аритметика, която води до добра стъпка в изменението на честотата. При използването на софтуерна реализация, както се показва по-долу, стъпката може да бъде зададена 1 Hz, 0.1 Hz или 0.01 Hz.

## II. КЛАСИЧЕСКИ ДИРЕКТЕН ЦИФРОВ СИНТЕЗ

Класическият директен цифров синтез е илюстриран с опростена блокова схема на фиг. 1.



Фиг. 1. Опростена блокова схема за директен цифров синтез

Устройството за ДЦС съдържа следните основни стъпала: честотен регистър (ЧР), двоичен суматор, фазов регистър (ФР), преобразувател на фазовия ъгъл в моментна стойност (ПФ), преобразувател цифра - аналог (ЦАП) и ниско-честотен филтър (НЧФ). Първите три стъпала образуваат така наречения фазов акумулатор (ФА). Фазовият акумулатор е  $j$ -битов, а от изхода му към ПФ се подават старшите  $k$  бита. Обикновено преобразувателят на фазата в моментна стойност е таблица с дискрети на гармоничния сигнал, записана в ROM. Адресите на таблицата се определят от указаните  $k$  старши бита. Дискретите на гармоничния сигнал, представени като  $m$ -битови двоични числа се подават към ЦАП и след това към НЧФ. Към входа на честотния регистър се подава двоично число  $\Delta\Phi$  - фазово нарастване. Фазовият акумулатор работи циклично с честота  $f_s$ . На всеки  $\frac{1}{f_s}$  секунди към съдържанието на фазовия регистър се добавя чи-

лото  $\Delta\Phi$ . Като се отчита, че капацитета на фазовия акумулатор е  $M = 2^j$  и като се отчита, че сумирането във фазовия акумулатор се извършва по модул  $M$ , честотата на препълване на фазовия регистър, т.е. честотата на изходния сигнал е

$$f_{out} = \frac{\Delta\Phi \cdot f_s}{M}. В частния случай, ако f_s = M, фазовото нарастване \Delta\Phi съвпада$$

с честотата на изходния сигнал  $f_{out}$ . Разрешаващата способност по честота е изменението на  $f_{out}$  при изменение на фазовото нарастване с 1, следователно

$$(1) \quad df = \frac{f_s}{M}.$$

Тъй като при хардуерната реализация  $M = 2^j$  е затруднено получаването на стъпки  $df = 1 \text{ Hz}$ ,  $0.1 \text{ Hz}$  или  $0.01 \text{ Hz}$  в един генератор. Отношението сигнал / шум, определено от крайната дължина  $m$  на записваните в таблицата дискрети, се дава с израза

$$(2) \quad SINAD = 6.02 \cdot m + 1.76 \text{ dB}.$$

### III. ДИРЕКТЕН ЦИФРОВ СИНТЕЗ НА БАЗАТА НА ПРОЦЕСОР ЗА ЦИФРОВА ОБРАБОТКА НА СИГНАЛИ

Директният цифров синтез може да се реализира и програмно с използването на процесор за цифрова обработка на сигнали, като в зависимост от конфигурацията на системата съществуват няколко варианта.

#### A. Система за класически ДЦС с процесор за ЦОС и специализирана аналогова интерфейсна схема


Съществуват разнообразни и достъпни системи за ЦОС, които включват специализирана аналогова интерфейсна схема (АИС), съдържаща 16-битови АЦП и ЦАП, които осигуряват преобразуване на сигналите със стандартните честоти на дискретизация  $8 \text{ kHz}$ ,  $11.025 \text{ kHz}$ ,  $22.05 \text{ kHz}$ ,  $44.1 \text{ kHz}$  и  $48 \text{ kHz}$ . При използването на такива системи е лесно реализирането на ДЦС с малки изкривявания в изходния сигнал. Отношението сигнал / шум съгласно (2) достига  $98 \text{ dB}$ . Разрешаващата способност по честота може да се задава със съответен избор на капацитета  $M$  на фазовия акумулятор, съгласно израз (1). Ако се използва 16-битов фазов акумулятор разрешаващата способност по честота е в границите от  $0.122 \text{ Hz}$  при  $f_s = 8 \text{ kHz}$  до  $0.732 \text{ Hz}$  при  $f_s = 48 \text{ kHz}$ . Честотният и фазовият регистър представляват клетки от паметта на процесора. Операциите сумиране и отделяне на  $k$  старши бита от съдържанието на фазовия регистър се извършват от процесора. Използвайки тези битове като адрес в таблицата за преобразуване на фазовия ъгъл в моментна стойност, процесорът извлича поредния дискрет и го подава към аналоговата интерфейсна схема. В зависимост от системата броят на циклите варира от 25 до 50. Съответното време за изпълнение на операциите, като се има предвид високата тактова честота, е много по-малко от интервала на дискретизация. Последният се определя от аналоговата интерфейсна схема, която подава сигнал за прекъсване през съответния интервал. При необходимост от по-малка честотна стъпка за честотния и фазовия регистри трябва да се използват по две клетки от паметта. Теоретично с 32-битов фазов акумулятор може да се реализира стъпка от порядъка на  $10^{-6}$  -  $10^{-5} \text{ Hz}$ , но практическото ограничение е нестабилността на кварцовия генератор на аналоговата интерфейсна схема.

## **В. Система за класически ДЦС с процесор за ЦОС и универсален ЦАП**

В сравнение с предния вариант отпада специализираната аналогова интерфейсна схема, което налага процесорът да задава честотата на дискретизация, като се отчита максималният брой цикли за реализиране на ДЦС. При използване на процесора ADSP2181 на Analog Devices, работещ с тактова честота 33 MHz може да се постигне честота на дискретизация 692 kHz при 32-битов фазов акумулатор. Критичен елемент в тази система е цифро-аналоговия преобразувател, който трябва да е достатъчно бърз и с голям брой разряди.

### **С. Система за ДЦС с десетична стъпка на честотата**

Както бе указано по-горе получаването на десетична стъпка при ДЦС с фазов акумулатор с капацитет  $M = 2^j$  е възможно при строго подбрана честота на дискретизацията, което не се спазва при процесорите за ЦОС. Решение на проблема може да се получи при използване на модифициран фазов акумулатор.



**Фиг. 2. Модифициран фазов акумулатор**

Модификацията се изразява във включването на блок, осъществяващ функцията  $\text{mod } M$ . За да се получи десетична стъпка  $df$  числото  $M$  се избира


$$(3) \quad M = \text{round}\left(\frac{f_s}{df}\right).$$

Този подход осигурява точна десетична стъпка, ако не се налага закръгляне на отношението  $f_s/df$ , както е например при указаните по-горе стандартни честоти на дискретизация и стъпки  $df = 1 \text{ Hz}$ ,  $0.1 \text{ Hz}$  или  $0.01 \text{ Hz}$ . Реализирането на операцията  $\text{mod } M$  в процесора за ЦОС става като се контролира съдържанието на фазовия акумулатор след сумирането, което изисква 4 допълнителни цикъла спрямо предните варианти и не влияе съществено върху бързодействието.


## **IV.РЕЗУЛТАТИ ОТ ЦИФРОВ СИНТЕЗ НА БАЗАТА НА ПРОЦЕСОР ЗА ЦИФРОВА ОБРАБОТКА НА СИГНАЛИ**

По-долу са дадени резултати от реализирането на изложния алгоритъм за ДЦС с десетична честотна стъпка. На фиг. 3 е даден спектрът на синтезирания сигнал при използване на универсален 12-битов ЦАП, честота на дискретизация 150150.2 Hz, честотна стъпка 0.1 Hz, капацитет на фазовия акумулатор  $M = 1501502$  и размер на таблицата 11731 дискрета по 16 бита. Числото, зареждано в честотния регистър е 6B655h. На фиг. 4 е даден спектрът на синтезирания сигнал при използване на 16-битова АИС, честота на дискретизация

48 kHz, честотна стъпка 0.01 Hz, капацитет на фазовия акумулатор  $M = 4800000$  и размер на таблицата 9376 дискрета по 16 бита. Числото, зареждано в честотния регистър е 794EBh.




Фиг. 3. Спектър при 12-битов ЦАП,  $f_s = 150150.2$  Hz,  $f_{out} = 43989.3$  Hz



Фиг. 4. Спектър при 16-битова АИС,  $f_s = 48$  kHz,  $f_{out} = 4968.75$  Hz

На фиг. 5 е даден спектърът на аналогично синтезиран сигнал при зареждане на честотния регистър с числото 16BEC1h. Поради по-големия брой двоични разряди на АИС спектърът е по-чист като се забелязват единични пикове с нива до -74 dB, които се дължат на крайния брой дискрети в таблицата.



Фиг. 5. Спектър при 16-битова АИС,  $f_s = 48 \text{ kHz}$ ,  $f_{out} = 14906.25 \text{ Hz}$

## V. ЗАКЛЮЧЕНИЕ

Представените резултати от изследването на директния цифров синтез, базиран на процесор за цифрова обработка на сигнали могат да се използват при разработването на висококачествени генератори на хармонични трептения, характеризирани с висока стабилност на честотата, десетична стълка, възможност за програмно управление на генерираната честота и чист спектър.

## ЛИТЕРАТУРА

1. Л. Рабинер, Б. Гоулд, "Теория и применение цифровой обработки сигналов", "Мир", 1978.
2. Texas Instruments, "DTMF Tone Generation and Detection", *Application Report*, 1997.
3. A. L. Bramble, "Direct Digital Frequency Synthesis", *Proc. 35<sup>th</sup> Annu. Freq. Contr. Symp.*, USERACOM, May 1981, pp. 406-414.
4. Analog Devices, AD9830 Data Sheet, 1996.
5. J. Vankka, "Methods of Mapping from Phase to Sine Amplitude in Direct Digital Synthesis", *IEEE Transactions on Ultrasonics, Ferroelectrics, and Frequency Control*, vol. 44, No. 2, pp. 526-534, March 1997.