

# СИМУЛИРАНЕ НА СТАТИЧНИ ХАРАКТЕРИСТИКИ НА И-НЕ TTL ИНТЕГРАЛНИ ЛОГИЧЕСКИ ЕЛЕМЕНТИ С PSPICE ПАКЕТ


гл.ас.инж. Пеша Данева Петрова ТУ - Габрово  
гл.ас.инж. Велимира Димитрова Тодорова ТУ - Габрово

*Abstract: This paper presents a possibility for simulation of static characteristics of TTL logical elements. The equivalent circuit and macromodel of two-input element are presented. They are applicable to popular computer aided design such as PSPICE. Output and transfer static characteristics are simulated using the PSPICE package. Simulation results are compared with measured ones. An excellent correlation between simulated and experimental characteristics is found.*


Практическото приложение на интегралните схеми, в частност на TTL логическите елементи, е свързано с обстойното познаване на параметрите и характеристиките им. Тъй като последните не винаги се задават във фирмените каталоги, възниква необходимостта от получаването им, което може да се осъществи чрез експеримент или симулация, като за симулацията се използват подходящи модели. Известно е [1], че съвременните тенденции в областта на моделирането са насочени към създаване на функционални макромодели, които апроксимират външните характеристики на елементите. Най-подходяща за целта е т.н. трисътъпала структура, в която:

- входното стъпало отчита крайните стойности на съпротивленията на входовете;
- изходното стъпало отчита нискоомното изходно съпротивление;
- междинното стъпало моделира основните функционални характеристики на интегралните схеми (таблициите на истинност, закъсненията при предаване на сигнали и т.н.).

Бръзката между отделните стъпала се осъществява чрез зависими източници. На базата на посочените особености и в съответствие със синтаксиса на PSPICE пакета [2] за еквивалентната схема (фиг.1) на губ входов И-НЕ TTL елемент се предлага макромоделът от фиг.2 [3].



Фиг. 1. Еквивалентна схема на гвърходов И-НЕ TTL елемент



Фиг. 2. Макромодел на гвърходов И-НЕ TTL елемент

За компютърна симулация на характеристистиките схемите от фиг.1 и фиг.2 са представени във вид на подсхеми с файловете:

а) файл за фиг.1

.SUBCKT EQ\_7400 N1 N9 N8 N4

R1 N4 N2 [R1]

R2 N4 N5 [R2]

R3 N6 N0 [R3]

R4 N4 N7 [R4]

Q11 N3 N2 N1 VT1

Q12 N3 N2 N9 VT1

Q2 N5 N3 N6 VT2

Q3 N7 N5 N9 VT2

Q4 N8 N6 N0 VT2

.MODEL VT1 NPN([IS] [BF])

.MODEL VT2 NPN([IS] [BF])

б) файл за фиг.2

.SUBCKT MAC\_7400 N1 N2 N8 N9

D1 N3 N1 DIOD

D2 N3 N2 DIOD

DC N5 N6 DIOD

.MODEL DIOD D([IS] [RS] [CJO])

R1 N4 N5 [R1]

R2 N7 N8 [R2]

R3 N3 N9 [R3]

C1 N5 N10 [C1]

C2 N6 N0 [C2]

E1 N0 N4 POLY(1) N3 N0 [K1] [K2]

E2 N0 N7 N5 N0 [K]

```

D1 N0 N1 DIOD           .END MAC_7400
D2 N0 N9 DIOD
.MODEL DIOD D([IS] [RS] [CJO])
.END EQ_7400

```

Симулирането на статичните характеристики с накема PSPICE се реализира с файловете:

#### Изходни характеристики

a) еквивалентна схема	б) макромодел
OUTPUT EQ_7400	OUTPUT MAC_7400
.LIB TTL.LIB	.LIB TTL.LIB
X1 N1 N9 N8 N4 EQ_7400	X2 N1 N2 N8 N9 MAC_7400
VCC N4 N0 [VCC]	VCC N9 N10 [VCC]
IO N0 N8	IO N0 N8
V1 N0 N1 [V1]	.DC IO I_START I_END I_STEP
V2 N0 N9 [V2]	V1 N10 N1 [V1]
.DC IO I_START I_END I_STEP	V2 N10 N2 [V2]
.PROBE	.PROBE
.END	.END

Двета файла са за симулиране на изходните характеристики при ниво логическа “0” на изхода. За симулация при ниво логическа “1” на изхода е необходимо да се смени поляритетът на източника IO, чрез който се задава изменението на изходния ток.

#### Предавателни характеристики при

$$U_{CC} = +4,75 \text{ V}, U_{CC} = +5 \text{ V} \text{ и } U_{CC} = +5,25 \text{ V}$$

a) еквивалентна схема	б) макромодел
TRANSF. EQ_7400	TRANSF. MAC_7400
.LIB TTL.LIB	.LIB TTL.LIB
X1 N1 N9 N8 N4 EQ_7400	X2 N1 N2 N8 N9 MAC_7400
.PARAM A=VCC	.PARAM A=VCC
VCC N4 N0 {A}	.STEP PARAM A VN VK V
.STEP PARAM A V_N V_STOP V_STEP	V2 N0 N2 [V2]
V1 N0 N1	V1 N0 N1
V2 N0 N9 [V2]	VCC N9 N10 {A}
.DC V1 V_START V_END V_STEP	.DC V1 V_N V_K V_S
.PROBE	.PROBE
.END	.END

Статичните характеристики са получени и по експериментален път.

Резултатите от симулацията и експеримента са представени на фиг.3, фиг.4 и фиг.5, където:


- 1 - експериментална характеристика;
- 2 - характеристика на елемента от библиотеката на пакета;
- 3 - характеристика на макромодела;
- 4 - характеристика на еквивалентната схема.

За оценка на точността на симулираните характеристики по експерименталните и компютърните резултати за макромодела е пресметната средноквадратичната грешка, която за изходните характеристики от фиг.3 е  $\varepsilon = 2,07\%$ , за тези от фиг.4 -  $\varepsilon = 2,827\%$ , а за предавателните -  $\varepsilon = 5,42\%$ .


Високата точност е доказателство за адекватността както на макромодела, така и на файловете за симулране с пакета PSPICE.

Аналогични файлове са формирани и за макромодели на елементите SN7410 и SN7422. Файловете са заредени в библиотека и могат лесно да се ползват от потребители на И-НЕ TTL логически елементи.


$U_o$ , mV



Фиг. 3. Изходни характеристики при логическа "0" на изхода



Фиг. 4. Изходни характеристики при логическа “1” на изхода



Фиг. 5. Предавателни характеристики при  $U_{cc} = +5$  V

## Литература

1. Гринбаум У.Р., В.А. Милер. Модели цифровых ИС для машинного проектирования. Электроника, N25, N26, 1973; N2, N3, 1974
2. Разевиз В.Д. Применение программ P-CAD и PSPICE для схемотехнического моделирования на ПЭВМ, вып. 1,2,3,4, М., Радио и связь, 1992
3. Петрова П.Д., В.Д. Тодорова. Моделиране на ТТЛ интегрални логически елементи. Известия на ВМЕИ - Габрово, т. XVII, Габрово, 1994