

CMOS инвертори в интегрираните среди Design Center и Cadence

проф. д-р Иван Илиев Стоянов, асп. инж. Боянка Маринова Николова
ТУ - София; ФЕТТ; кат. „Електронна техника“

Abstract - Methodology for CMOS invertors analyses with Design Center and Cadence integrated environments is presented in this paper. Fast simulations and quick acquisition of expected results are available with described recipes and procedures. They could be easily applied to different circuits and technologies also.

The aim of presented methodology is to determine the basic parameters, which can be used as criterion for estimating different inverter circuits. Using the graphical data applied in this paper it is possible to make topological design of CMOS invertors with desired characteristics (amplification, frequency response) in fast and easy way. This methodology is fully agreeable with basic principles of integrated environment for design and measurement.

Въведение.

Инверторите са един от базовите елементи на аналоговите CMOS интегрални схеми. Независимо, че в литературата са описани като схемотехника и конструкция редица решения [1, 2, 3], липсва цялостна оценка на предлаганите разработки в аспекта на тяхната приложна стойност в аналоговата схемотехника. Не става ясно и какви са съображенията за избора на точно това конструктивно-технологично решение, сред голямото количество от възможни комбинации на топологиите на отделните елементи на схемата.

В настоящия доклад, на базата на уточнени критерии за оценка на качеството и с помощта на аналоговия симулатор PSpice в Design Center са изследвани определен клас схеми на CMOS инвертори. Резултатите от анализите позволяват да се оценят възможностите на двумикронната CMOS технология използвана в интегрираната среда Cadence, за проектиране на инверторни схеми удовлетворяващи оптимално изискванията на едни или други показатели за качество.


I. Избор на показатели за качество и методика за анализ.

1. Основни параметри за анализ.

1.1. Максимален диференциален коефициент на усиливане по напрежение $A_{U_{max}}$. Основен параметър за всички усилвателни схеми. Може да се определи като максималната стойност на функцията $A_U = \frac{dU_{out}}{dU_{in}} = f(U_{in})$ (виж фиг. 1).

1.2. Коефициент на нелинейни изкривявания (клирфактор). Класически параметър за оценка на внасяните от изследваната схема нелинейни изкривявания, който се определя от формулата: $k_i = \sqrt{\frac{U_2^2 + U_3^2 + \dots + U_n^2}{U_1^2}} \cdot 100\%$,

където U_1, U_2, \dots, U_n са съответните хармоники съставящи изходния сигнал. За да може k_i да е критерий при сравняване на различни инвертори, то той се определя в постояннотокова работна точка U_{DC} и за сигнал с амплитуда U_{AC} - виж фиг. 1. За еднозначно определяне на активната област в предавателната



Фиг. 1

честота f_p , при която усилването спада с 3dB. Между честотните параметри е валидна зависимостта: $f_p = \frac{1}{2\pi R_{out} C_{out}}$.

2. Последователност от PSpice симулации, необходими за определяне на основните параметри [4, 5].

Важно е да се отбележи, че преди започване на анализа трябва да са зададени моделите на транзисторите за изследваната технология, размерите на каналите им, както и периметъра и площта на активните им области.

2.1. Постояннотоков анализ.

a) Симулиране при промяна на входното напрежение от U_{DD} до U_{SS} със стъпка 100mV. От предавателната характеристика $U_{OUT}=f(U_{IN})$ се отчитат U_{min} и U_{max} , и се определя зоната на усилване.

б) Симулиране в активната област от предавателната характеристика с достатъчно малка стъпка (1mV). Определят се следните параметри: U_{IDC} и U_{IAC} от предавателната характеристика; I_{D0} от характеристиката $I_D=f(U_{IN})$; $U_i(A_{Umax})$ и A_{Umax} от характеристиката на усилването $A_U=f(U_{IN})$.

2.2. Честотен анализ. Схемата се симулира при сигнал с постояннотоково ниво $U_i(A_{Umax})$ и амплитуда достатъчно по-малка от U_{IAC} (в случая 10μV) в подходяща честотна област (от 10Hz до 100MHz). От амплитудно-честотната характеристика ($A_U, dB = u_{out}, dB / u_{in}, dB = f(f)$) на инвертора се определя честотата f_p . Изобразяват се честотните зависимости


$$C_{out} = \frac{\text{Im}(i_{out}).\text{Re}(u_{out}) - \text{Re}(i_{out}).\text{Im}(u_{out})}{2 \cdot \pi \cdot f \cdot \text{sum}}, \quad R_{out} = \frac{\text{sum}}{\text{Re}(i_{out}).\text{Re}(u_{out}) + \text{Im}(i_{out}).\text{Im}(u_{out})}$$

характеристика се използват точките U_{lmin} при $U_{OUT}=0.8 \cdot U_{max}$ и U_{lmax} при $U_{OUT}=0.8 \cdot U_{min}$. От тях се определя $U_{IAC} = \frac{|U_{lmax}| - |U_{lmin}|}{2}$.

1.3. Консумирана мощност $P_0 = I_{D0} \cdot (U_{DD} + |U_{SS}|)$, където консумирианият ток I_{D0} се отчита в работната точка $U_{IN} = U_{IN}(A_{Umax})$.

1.4. Честотни характеристики. Еквивалентната схема на усилвателя в честотна област е показана на фиг. 2. Тъй като при CMOS инверторите $i_{IN} = i_G = 0$ (от Spice модела на MOS транзистора), то $R_{in} = \infty$. Следователно за определяне остават параметрите C_{in} , C_{out} и R_{out} .

От амплитудно-честотната характеристика на инвертора може да се определи полюсната



Фиг. 2

$C_{in} = \frac{Im(i_{in})}{2\pi f u_{in}}$, където $sum = Re^2(u_{out}) + Im^2(u_{out})$. Параметрите C_{in} , C_{out} и R_{out} се

отчитат при една и съща честота, разположена в платото на съответните амплитудно-честотни характеристики.

За автоматично отчитане на желаните параметри всички формули са въведени като макроси в Probe.

2.3. Времеви анализ (за изследване на нелинейност). Симулиране при източник на сигнал с честота по малка от f_p (100Hz), постояннотоково ниво U_{IDC} и амплитуда U_{IAC} . От изходния файл се отчита k_t .


II. Проектиране и анализ на CMOS инвертори.

На фиг. 3 са показани основните типове инверторни схеми по CMOS технология, а именно: а) MOS инвертор с товар в пентоден режим; б) MOS инвертор с товар управляем източник на ток; в) CMOS инвертор (push-pull). В таблица 1 са дадени формулите, описващи основните им параметри.

Таблица 1.

Тип	A_U	R_{out}	C_{out}	C_{in}
с динамичен товар	$\frac{\sqrt{k_N(W/L)_1}}{\sqrt{k_P(W/L)_2}}$	$\frac{1}{g_{m2}}$	$C_{BD1} + C_{GD1} + C_{GS2} + C_{BD2}$	$C_{GS1} + (1+A_U)C_{GD1}$
с управляем източник на ток за товар	$\frac{\sqrt{2k_N(W/L)_1}}{(\lambda_N + \lambda_P)\sqrt{I_D}}$, където $I_D = \frac{k_P W_2}{2L_2} (U_{BP} - U_{DD} - U_{T2})^2$	$\frac{1}{g_{ds1} + g_{ds2}}$	$C_{BD1} + C_{GD1} + C_{GD2} + C_{BD2}$	$C_{GS1} + (1+A_U)C_{GD1}$
CMOS двутактен	$\frac{\sqrt{2k_N(W/L)_1} + \sqrt{2k_P(W/L)_2}}{(\lambda_N + \lambda_P)\sqrt{I_D}}$	$\frac{1}{g_{ds1} + g_{ds2}}$	$C_{BD1} + C_{GD1} + C_{GD2} + C_{BD2}$	$C_{GS1} + C_{GS1} + (1+A_U)(C_{GD1} + C_{GD2})$

U_{DD}




Фиг. 3

Основните критерии при проектирането на усилвателни интегрални схеми са голямо усиливане, минимална площ и широка честотна лента. Въз основа на оразмеряването на транзисторите на трите основни схеми на инверторни стъпала и използването на гореописаната методика са получени следните резултати


1. Инвертор с товар в пентоден режим (фиг. 3 а).

При този инвертор от анализа на дадените в табл. 1 формули избираме условието $L_1 = W_2 = 3\mu m$, което удоволства дефинираните изисквания. Следователно симулациите са извършени за различни стойности на W_1 и L_2 .




Фиг. 4

Получените резултати са отразени на фиг. 4, 5 и 6. На тяхна основа могат да се направят следните изводи. Максималното усилване за този тип схема е 80 пъти, което е за сметка на увеличаване на заемана площ и влошаване на честотните характеристики. От друга страна при инвертори с добри честотни свойства ($f_p \approx 130\text{MHz}$), то усилването е малко ($A_{Umax} < 3$ пъти).




Фиг. 5



Фиг. 6

2. Инвертор с товар управляем източник на ток (фиг. 3 б).


Тук се предлагат вариантни решения подчинени на изискванията за максимално усилване (вариант 1), минимална заемана площ (вариант 5), максимална честотна лента (вариант 3), а именно:



Фиг. 7


- вариант 1 - $L_1=W_2=3\mu\text{m}$ и $L_2=W_1=100\mu\text{m}$;
- вариант 2 - $L_1=L_2=W_2=3\mu\text{m}$ и $W_1=100\mu\text{m}$;
- вариант 3 - $L_1=L_2=3\mu\text{m}$ и $W_2=W_1=100\mu\text{m}$;
- вариант 4 - $L_1=W_1=W_2=3\mu\text{m}$ и $L_2=100\mu\text{m}$;
- вариант 5 - $L_1=W_1=L_2=W_2=3\mu\text{m}$;
- вариант 6 - $L_1=W_1=L_2=3\mu\text{m}$ и $W_2=100\mu\text{m}$.

Тъй като характеристиките зависят от потенциала V_{BP} , то симулациите са извършени при различни стойности на този потенциал.



Фиг. 8

Резултатите от симулациите са изобразени на фиг. 7, 8 и 9. С тяхна помощ се стига до извода, че чрез този тип инвертор се реализират усилвателни стъпала със следните гранични параметри: максимално усиливане до 330 пъти, честотна лента до 45MHz, клирфактор до 1,5%.



Фиг. 9

От сравняването на схемите от фиг. 3 а) и 3 б) се вижда, че инвертора с източник на ток има по-голямо усиливане при по-малка заемана площ и по-малка нелинейност, но за сметка на това и по-лоши честотни характеристики.

3. CMOS двутактен инвертор (фиг. 3 в).

При оразмеряването на този тип схеми има два подхода, в зависимост от избрания критерии за проектиране. При първият основно е изискването за минимална заемана площ. Следователно избират се $L_1=L_2=W_1=W_2=3\mu m$ получена схема има параметри: $A_{Umax}=15$; $k_t=1,3\%$; $f_p=102MHz$.

Друг водещ критерий при проектирането е максимално усиливане. Той се изпълнява, когато едното отношение (W/L) е максимално, а другото – минимално. Така оразмерената схема е със следните параметри: $A_{Umax}=50$; $k_t=3\%$; $f_p=2MHz$.

От получените резултати се вижда, че според характеристиките си CMOS инвертора се намира между другите два, а именно: има по-голямо усиливане при по-малка заемана площ от този с динамичен товар и по-широка честотна лента от схемата с източник на ток.

Заключение

В настоящата статия са разработени основно два проблема. Първият от тях е създаване на универсална методика за анализ на CMOS инвертори на базата на определяне на основни функционални параметри на схемата, които могат да се използват като показатели за качество ѹ. Описаните рецептурни процедури позволяват експедитивно провеждане на симулациите и бързо достигане до желаните резултати. Методиката е лесно адаптивна и към други аналогови схеми и технологии и е съобразена с основните принципи на интегрираната среда проектиране и измерване.

Втората задача е свързана с изследването на основните типове CMOS инверторни усилвателни стъпала и възможностите за реализирането им чрез двумикронната технология заложена в Cadence. Анализите са извършени с помощта на разработената методика, което доказва нейната ефективност. Дадени са графични данни от симулациите, които позволяват бързо топологично проектиране на инверторни схеми с желани характеристики и анализ на техните основни параметри като усиливане, честотна лента и др.

Използвана литература

1. Вълков, Стефан, „Микроелектронна схемотехника“, Техника, София, 1987.
2. Gray, P. R., R. G. Meyer, „Analysis and Design of Analog Integrated Circuits“, University of California, Berkeley, John Wiley & Sons, 1993.
3. Meiger, R. L., P. E. Allen, N. R. Stader, „VLSI Design Techniques for Analog and Digital Circuits“, McGraw-Hill, 1990.
4. MicroSim, „PSpice A/D Circuit Analysis Reference Manual“, Version 6.2, April 1995
5. Tuinenga, Paul W., „Spice: A Guide to Circuit Simulation and Analysis Using PSpice“, Prentice-Hall, 1986.