

Обучение по автоматизирано проектиране в електрониката

доц.ктн.инж.Й.Колев,ст.ас.инж.Д.Ковачев

ТУ-Варна

Възможностите за използване на мини- и микрокомпютри за създаване на автоматизирани работни места позволиха все по-широкото прилагане на автоматизацията на всички етапи от процеса на проектиране.

В отговор на това в катедра "Електронна Техника и Микроелектроника" (ЕТМ) на ТУ-Варна бяха поставени дисциплините "Теория на Електронните Схеми" (ТЕС) и "Автоматизация на Проектирането и Конструирането на Електронна Апаратура" (АПКЕА), даващи на обучаваните студенти необходимите им познания за автоматизирано проектиране на електронни схеми и устройства. При това дисциплината ТЕС предхожда АПКЕА, поемайки голяма част от свързаните с аналоговия синтез и анализ въпроси, като съставяне и решаване на уравненията на електронните схеми в общ вид, алгоритми и програми за честотен анализ и др., поради което в АПКЕА тези раздели се разглеждат по-обобщено. Ударението е поставено върху структурата на процеса за автоматизирано проектиране на електронни устройства и системите за автоматизирано проектиране, като се разглеждат различните видове осигуряване на една САПР. Изучават се и характерните особености на съвременни 32-битови микрокомпютърни работни станции за автоматизация на проектирането.

Семинарните и лабораторни упражнения, както и курсовата работа се използват за допълнително разширяване и задълбочаване на знанията в областите на методите за оптимизация, функционално-логическото и конструкторското проектиране.

Оптимизационните методи се изучават едновременно с усвояването на програмната система MATLAB, която е удобна среда за инженерни математически изчисления и изследвания.

Теоретично разгледаните въпроси от областта на функционално-логическото проектиране се подкрепят на практика с изучаване и прилагане на (фиг.1) езика за логическо проектиране ABEL. С негова помощ се проектират, симулират и подготвят за програмиране програмираме при потребителя логически интегрални схеми от типа на програмируемите логически устройства (ПЛУ). Езикът за проектиране е на по-високо ниво от PALASM и позволява по-обобщено описание на логическата схема, при което се пести много време и се избяга допускането на досадни грешки. Използват се както логически уравнения, така и описания чрез таблици на истинност и крайни автомати

(като използваната в последния случай терминология е машини и диаграми на състоянието).


Допълнително е налице и възможност за генерация на тестови последователности, с чиято помощ се осъществява програмна симулация на поведението на проектираната схема. При наличие на програматор, със съответните възможности, същите тестови вектори (последователности) могат да се включат в създавания JEDEC файл за тестване на чипа след неговото програмиране.

Макар че и до момента логическото проектиране с използване на ПЛУ за инженерите в България си остава "екзотика", за последните години в световен мащаб то придоби масово разпространение. Рядкото прилагане у нас на подобни устройства най-вероятно се дължи на дълбоката криза, обхванала електронната промишленост на страната, макар че в някои предприятия, успявачи все още да се занимават с производство на електронни устройства, употребата на ПЛУ е факт, както и в ред дипломни работи, защитени в катедра ETM.

Рязко нарастващите възможности на произвежданите в момента ПЛУ, относително ниските цени на новите серии сложни ПЛУ и широкото им използване дори и в евтина битова електроника говорят за нов технологичен етап в разработването и производството на електронни изделия. Това предизвика разработването на нова учебна дисциплина - "Приложение на ПЛУ"(ППЛУ), обучението по която започва през 1995/6 година. Тя е предназначена както за студенти от катедра ETM, така и за всички електронни специалности в ТУ-Варна, като във втория случай се отчита необходимостта и от първоначално запознаване с ПЛУ.

Дисциплината ППЛУ е повече с практическа насоченост, поради което в нея се разглеждат основни особености на ПЛУ, започвайки от по-простите (PAL) и стигайки до някои от най-сложните им представители за момента (MACH, FPGA), заедно с което се правят и подходящи лабораторни упражнения. Проектирането с помощта на съответното ПЛУ се прави реално, като се използват съответни програмни системи, като освен вече споменатия ABEL се работи и на PALASM4 (с предназначената за проектиране с помощта на MACH-устройства програмна система MACHXL), както и на PALASM2 и VHDL (и програмната система ALS2.2 на Actel, съвместно с графичните редактори на Viewlogic).

Процесите на конструкторското проектиране практически се осmisлят и прилагат по време на лабораторните упражнения с помощта на програмната система за схемотехническо проектиране PCAD.



Фигура 1

като процесът на опроводяване може да се управлява от разработчика. Реализирани са някои от най-разпространените алгоритми за разполагане и опроводяване, а също и за подобряване (оптимизиране) качеството на вече получения резултат. Наличието на възможности за онагледяване на някои от осъществяваните процедури е също много подходящо за целите на учебния процес.

Програмната система позволява резултатите от проектирането да бъдат насочени към широка гама от периферни устройства като принтери и плотери, в това число и фотоплотери. Възможно е и получаване на перфолента за управление на автоматична разпробиваща машина.

Освен възможностите за формализирана проверка на проектните решения (схема и печатна платка), съставна част на PCAD е и логическият симулатор, с чиято помош могат да се симулират 12 логически състояния (3 логически нива и 4 нива на товароспособност) на елементите - на ключово, логическо, функционално и поведенческо ниво. Входна за симулатора е създадената принципна схема, в която се използват осигурените логически примитиви или описани чрез поведението си логически блокове. В последния случай се използва специален транслатор, който позволява преобразуване на направления на език за описание на поведението файл в съвместим със симулатора моделиращ файл. При това положение конкретната хардуерна реализация на блока, поведението на който се симулира, остава неопределенна. Съществува и

Измежду многото продукти с подобно предназначение беше избран именно PCAD, защото неговата структура отговаря доста точно на отделните етапи на конструкторското проектиране при създаването на едно завършено електронно устройство.

Най-общо системата съдържа графичен редактор за работа с принципни електрически схеми, позволяващ работа с йерархични и многостранични схеми, графичен редактор за автоматично и полуавтоматично разполагане на елементите в полето на конструктива и графичен редактор за работа с печатни платки. Отделно е налице възможност за автоматично опроводяване на печатна платка,

както и за оптимизиране на съществуващите симулатори.

възможност за непълна симулация на временните съотношения в проектираната схема, като в частност е възможно откриване на неправилни превключвания, дължащи се на неподходящо съчетаване на внасяните от елементите закъснения.

В част от защитените в катедра ЕТМ дипломни работи беше използван и симулатора на PCAD, което позволи да се констатират някои негови недостатъци, като например ограничение на описвания поведението файл до около 300 програмни реда (в зависимост от големината на използвани оператори). А наличието на възможност за поведенческо симулиране беше отчетено като сериозно предимство, тъй като конкретната хардуерна реализация може да бъде впоследствие получена по друг начин (например с ПЛУ, с микропроцесор и др.), който не подлежи на моделиране в среда PCAD.

Един от проблемите, възникнали по време на преподаването на дисциплината АПКЕА бяха трудностите, които срещаха студентите при усвояване на ABEL и PCAD. Тъй като литература за тях нямаше, се наложи подготвянето на учебни методички, а след известен период беше издадено и ръководство за лабораторните упражнения по същата дисциплина, в което има и достатъчно пълно описание на двата продукта.

Специфичен проблем беше и разработването от студентите на планираните курсови работи. Тъй като те включват целия процес на проектиране (от създаване на принципна схема до получаване на завършен проект на печатна платка), необходимото за изработването им компютърно време често се оказваше твърде недостатъчно. В крайна сметка беше намерен оптималния обем на заданията, така че в момента подобни проблеми няма.

Поради приетите нови програми за обучение в дисциплината АПКЕА в момента настъпват известни промени, състоящи се преди всичко в преструктуриране и ново разпределение във времето на изнасяния учебен материал. Най-съществен е моментът с осигуряване на приемственост с подготвяната нова дисциплина ППЛУ, като заради това в АПКЕА ще бъде включено по-подробно разглеждане на възможностите за хардуерно проектиране с помощта на ПЛУ, а също и системи за работа с тях.

Може да се счита, че за момента основният проблем, който пречи на по-мощното осъвременяване на дисциплината е липсата на достатъчно средства, които биха позволили закупуването на нови, усъвършенствани версии на използваните програмни продукти и подходящо за тяхното инсталлиране апаратно осигуряване.

Литература:

1. В.Сурев, А.Атанасов, Е.Радойков - 32 битови МРС за АП, София, БАН, 1989г.
2. Димитров Й.Б., Райковска Л.Х., Фурнаджиев В.И. - Автоматизация на проектирането и конструирането в електрониката, София, Техника, 1991г.
3. Д.Ковачев, Р.Великов, под ред. на Й.Колев - Ръководство за лабораторни упражнения по АПКЕА, ТУ-Варна, 1993г.
4. DATA I/O - The Advanced Boolean Expression Language (ABEL),
Фирмена литература.
5. Personal CAD Systems Inc. (PCAD), Фирмена литература.